Processors

Interview: Intels ontwerpteam werkt al aan het Griffin Cove ontwerp

In een video-interview met KitGuru sprak Ori Lempel, Senior Principal Engineer in Core Design, over de huidige ontwikkeling van nieuwe microarchitecturen door het Intel Development Centre (IDC) in Haifa, Israël, dat we een paar jaar geleden zelf hebben bezocht.

Volgens Lempel werkt het ontwerpteam al aan het "achterkleinkind" van Lion Cove, de huidige microarchitectuur van de prestatiecores die worden gebruikt in Lunar Lake en Arrow Lake. Intel heeft nog geen officiële codenaam genoemd voor wat er na Lion Cove komt. De microarchitectuur die gebruikt wordt voor Panther Lake zal echter Cougar Cove gaan heten, en de opvolger voor Nova Lake zou volgens de geruchten Coyote Cove zijn. Volgens geruchten zal wat Lempel beschrijft als de achterkleinzoon van Lion Cove Griffin Cove gaan heten.

De heer Lempel sprak ook over hoe Intel van plan is om zich onafhankelijk te blijven maken van specifieke fabricage (bij Intel of extern). Dit plan bestond al met Lion Cove en Intel heeft de centrale ontwerprichtlijnen voor de microarchitectuur herzien. Het P-core ontwerp is niet langer onderverdeeld in enkele honderden zogenaamde "FUBs" (functionele eenheden/blokken), maar vertrouwt nu op minder, maar veel grotere cellen die meer ontwerpelementen en uiteindelijk ook meer transistors integreren.

Als onderdeel van deze reorganisatie vertrouwt Intel steeds meer op standaardsoftware op EDA-gebied en niet langer uitsluitend op zijn eigen tools - een stap die de samenwerking met partners zoals TSMC merkbaar gemakkelijker maakt. Uiteindelijk zorgt dit voor een microarchitectuur die losgekoppeld is van de betreffende fabrikant en Intel in staat stelt om Lion Cove in verschillende varianten aan te bieden en flexibel aan te passen aan specifieke vereisten. Het plan was om de compute tile met de prestatiekernen voor Arrow Lake in Intel 20A te produceren, terwijl ze voor Lunar Lake op contractbasis bij TSMC werden gemaakt.

Het plan voor Panther Lake is om de compute tile in Intel 18A te produceren en Intel heeft hoge verwachtingen van dit productieproces. Het valt echter nog te bezien of deze hoop bewaarheid zal worden. De eerste notebookprocessoren op basis van Panther Lake worden in de tweede helft van 2025 verwacht. Maar blijkbaar worden Cougar Cove, Coyote Cove en Griffin Cove ook op deze foundry-agnostische manier ontwikkeld. De ontwerpteams willen niet langer afhankelijk zijn van productie en oude fouten herhalen.

Intel verklaart de afwezigheid van SMT

Met Lion Cove heeft Intel het gebruik van simultaneous multithreading (SMT) voor de prestatiecores afgeschaft. Dit leidde tot enige discussie en speculatie over het waarom van deze beslissing.

Ori Lempel legt uit dat elke computerbelasting (workload) zowel parallelle als seriële delen bevat. De parallelle delen kunnen efficiënt over meerdere processorkernen worden verdeeld en profiteren van zowel een toenemend aantal kernen als van simultaan multithreading (SMT). SMT kan extra prestaties uit een core halen door meerdere threads tegelijkertijd te verwerken. Deze voordelen hebben echter alleen invloed op de delen van de code die geparallelliseerd kunnen worden. De seriële delen - d.w.z. de delen die alleen stapsgewijs op een enkele core verwerkt kunnen worden - worden vaak vertraagd door SMT, omdat de bronnen van een core over meerdere threads verdeeld moeten worden. Lempel wijst erop dat eenvoudigweg door SMT te activeren, deze seriële onderdelen tot 20% langzamer kunnen worden uitgevoerd.

Als het aantal cores verder wordt verhoogd, wordt er een grens aan de efficiëntie bereikt: SMT leidt dan in toenemende mate tot kunstmatige knelpunten, zogenaamde "thread contention" problemen, waarbij threads elkaar blokkeren of hinderen. Deze ontstaan doordat individuele taken slechts kleine delen van een core gebruiken, maar toch veel wachttijd in het systeem veroorzaken. Dit leidt ertoe dat de processor over het geheel genomen inefficiënt werkt, ook al is de theoretische rekencapaciteit hoog.

Om dit te illustreren gebruikt Lempel het beeld van arbeiders die stenen uit de grond halen en in dozen plaatsen. De dozen symboliseren de processorkernen, en aanvankelijk verhoogt het aantal werkers en dozen de prestaties. Hoe meer u echter toevoegt, hoe meer tijd er verloren gaat omdat het eigenlijke knelpunt - het uit de grond trekken en opslaan van de stenen - niet tegelijkertijd sneller wordt.

Samenvattend maakt Lempel duidelijk dat het verhogen van het parallellisme en het gebruik van SMT alleen zin heeft als het onderliggende software- of systeemontwerp ook dienovereenkomstig wordt aangepast. Anders ontstaan er inefficiënties die het theoretische prestatievoordeel teniet doen.