Venice
-
AMD EPYC Venice: AMD en TSMC tonen CCD met Zen 6-kernen geproduceerd in N2
AMD CEO Lisa Su is in Taiwan geweest voor een ontmoeting met onder andere TSMC, een van de belangrijkste productiepartners. Tijdens een gezamenlijk evenement werd bevestigd dat de CCD's van de aankomende EPYC-generatie "Venice" (Zen 6) zullen worden geproduceerd met behulp van het 2 nm-proces (N2) met GAA nanosheet-transistors. Volgens AMD en TSMC behoren de op Zen 6 gebaseerde CCD's tot de eerste HPC-dieptes die worden overgezet naar... [meer] -
AMD Epyc Venice-processors met Zen 6 een van eerste chips met TSMC’s N2-node
AMD heeft bekendgemaakt dat zijn volgende generatie Epyc-serverprocessors met de Zen 6-architectuur op TSMC’s 2nm-procedé wordt gebakken. Dat maakt het een van de eerste chips die gebruikmaken van deze technologie. AMD-ceo Lisa Su en TSMC-ceo CC Wei hebben samen voor de foto geposeerd met een 300mm-wafer om de mijlpaal te vieren. De chipontwerper zegt in een persbericht dat de Epyc-cpu’s, met de codenaam Venice, de eerste hpc-producten waarvan... [meer] -
Gerucht: AMDs Zen 6 “Morpheus”-architectuur krijgt meer cores per CCD en wordt gemaakt op 3nm
Nog geen half jaar na de officiële release van processors op basis van Zen 5, lijkt de geruchtenmolen alweer op volle toeren te draaien voor Zen 6. Eerder deden geruchten al de ronde dat de IPC verhoging niet zo hoog zou zijn tussen Zen 5 en Zen 6, maar dat er wel meer kernen per CCD aanwezig moeten zijn. Het is nog niet helemaal duidelijk hoeveel kernen we uiteindelijk terug kunnen verwachten in de processors met Zen 6 zelf, maar wel is er... [meer]