Advertentie
AMD heeft bekendgemaakt dat zijn volgende generatie Epyc-serverprocessors met de Zen 6-architectuur op TSMC’s 2nm-procedé wordt gebakken. Dat maakt het een van de eerste productlijnen die gebruikmaken van deze technologie. AMD-ceo Lisa Su en TSMC-ceo CC Wei hebben samen voor de foto geposeerd met een 300mm-wafer om de mijlpaal te vieren.
De chipontwerper zegt in een persbericht dat de Epyc-cpu’s, met de codenaam Venice, de eerste hpc-producten waarvan de tape-out en productie op TSMC N2 zullen worden uitgevoerd. AMD gebruikt mogelijk specifiek de term hpc omdat Apple waarschijnlijk ook plannen heeft voor smartphonechips met TSMC’s 2nm-proces. De Zen 6-serverprocessors worden in 2026 verwacht.
TSMC N2 is de eerste node van de Taiwanese fabrikant die overschakelt van FinFET naar GAAFET, ook bekend als nanosheet-transistors of TSMC NanoSheet. Hierdoor moeten chips tot 35% minder stroom verbruiken bij hetzelfde prestatieniveau ten opzichte van 3nm, of 15% sneller zijn bij hetzelfde stroomverbruik. De dichtheid neemt dan weer toe met factor 1,15x in vergelijk met de vorige generatie.
De chipbedrijven maken van het moment gebruik om mee te delen dat de huidige generatie Epyc-chips ‘Turin’ het validatieproces in TSMC’s Amerikaanse Arizona-fab met succes heeft doorstaan, waardoor de productie van start kan gaan. Nvidia maakte recent een soortgelijke aankondiging met betrekking tot zijn Blackwell-accelerators.